触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。在数字系统和计算机中有着广泛的应用。那么D触发器有什么功能呢？我们今天一起来了解下吧。
触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
触发器有集成触发器和门电路组成的触发器。触发方式有电平触发和边沿触发两种。
D触发器在时钟脉冲CP的前沿（正跳变0→1）发生翻转，触发器的次态取决于CP的脉冲上升沿到来之前D端的状态，即次态=D。因此，它具有置0、置1两种功能。由于在CP=1期间电路具有维持阻塞作用，所以在CP=1期间，D端的数据状态变化，不会影响触发器的输出状态。
D触发器应用很广，可用做数字信号的寄存，移位寄存，分频和波形发生器等。
d触发器有什么功能：
D触发器是存储器件，起暂存数据的作用。
电路中起开关作用的一般是MOS管，或者AND Gate。
触发器是存储器件，不同类型的触发器根据输入端数据，暂存数据的值有区别。D触发器因为存储数据就是D的输入，所以用途最广泛。现在D触发器是数字集成电路中，时序设计的基础元件。
常用d触发器芯片：
74HC74 74LS90 双D触发器74LS74
74LS364八D触发器（三态）
7474、74 H74、74F74、74ALS74、74L74、74LS74A、74S74、74HC73、74C74双D型正沿触发器（带预置和清除端）
74174、74LS174、74F174、74ALS174、74S174、74HC174、74C174六D型触发器（带清除端）
74175、74LS175、74F175、74ALS175、74S175、74HC175、74C175 四D型触发器（带清除端）
74273、74LS273、74S273、74F273、74ALS273、74HC273 八D型触发器（带清除端）
74LS364八D触发器（三态）
74LS377、74F377、74S3777八D 触发器
74LS378、74F378、74S378、74HC378六D 触发器
74LS379、74F379、74S379、74HC379八D 触发器
以上的内容就是有关于D触发器及其功能。
触发器之JK、D、T触发器
一、JK触发器
1.1 电路组成和逻辑符号
克服在R＝S＝1时出现不定状态的另一种方法：将触发器输出端Q和 状态反馈到输入端，这样，G3和G4的输出不会同时出现0，从而避免了不定状态的出现。
JK触发器的逻辑电路如图1(a)所示。图1(b)是它的逻辑符号图。
图1 JK触发器
小常识：图1（b）逻辑符号加小圆圈表示下降沿有效触发；不加小圆圈表示上升沿有效触发。
1.2 逻辑功能
（1）J=0，K=0，Qn 1=Qn
这时，门G7，G8均被封锁。CP脉冲到来后，触发器的状态并不翻转，即Qn 1=Qn，输出保持原态不变。
（2）J=1，K=1，Qn 1=/Qn
这时，输入均为高电平或J，K端都悬空，不加输入信号。因为S=/Qn ，R=Qn，电路和计数型RS触发器相似。每当CP脉冲下降沿到来后，触发器的状态就发生翻转，Qn 1=/Qn 。随着CP脉冲不断输入，触发器的状态不断翻转，实现了计数功能。
(3)J=1，K=0，Qn 1=1
如果触发器原态为Qn=0，/Qn =1。那么在CP=1时，门G7输出1，G8输出0。所以主触发器为1态，即Qn 1=1，/Qn 1=0。
当CP脉冲下降沿到来后，主触发器的状态就转存到从触发器中，电路状态翻转为1态，即Qn 1=1。
（4）J=0，K=1，Qn 1=0
仿照上述的方法分析，可以得知，不论触发器原来状态如何，当CP脉冲到来后，触发器置0，即Qn 1=0。
根据以上的分析，JK触发器的逻辑功能见表1，功能时序图如图2。
表1 JK触发器真值表
图2 JK触发器时序图
二、D触发器和T触发器
2.1 D触发器
2.1.1 电路组成
将JK触发器J端信号，通过非门G接到K端，即使K= /J。触发器的输入信号从J端加入，这就构成了D触发器。电路如图3(a)所示，图3(b)所示为它的逻辑符号。
图3 D触发器
2.1.2 逻辑功能
（1）D=0，置0
D=0时，和JK触发器J=0，K=1时的情况相同。当CP脉冲下降沿到来后，触发器置0，即Qn 1=0， /Qn 1=1。
（2）D=1，置1
D=1时，它和JK触发器J=1，K=0时的情况相同。同样由JK触发器的功能可知，当CP脉冲下降沿到来后，触发器置1。即Qn 1=1， /Qn 1=0。
综上分析，在时钟脉冲CP下降沿到来后，D触发器的状态与其输入端D的状态相同，即Qn 1=D。D触发器的逻辑功能如表2所示，功能时序图如图4。
表2 D触发器真值表
图4 D触发器时序图
2.2 T触发器
2.2.1 电路组成
把JK触发器的输入端J，K连接在一起，作为输入端T，这就构成了T触发器。电路如图5(a)所示，图5(b)是T触发器的逻辑符号。
图5 T触发器
2.2.2 逻辑功能
（1）T=0，触发器保持原态不变
T=0，相当JK触发器J=0，K=0。由JK触发器的逻辑功能可知，当CP脉冲下降沿到来后，触发器保持原来状态不变：Qn 1=Qn。
（2）T=1，触发器为计数状态
T=1时，相当JK触发器J=1，K=1。根据JK触发器的逻辑功能可知，触发器处于计数状态。即每输入一个CP脉冲，触发器的状态就翻转一次：Qn 1= /Qn 。
根据以上分析，可列出T触发器的真值表，见表3。功能时序图如图6。T触发器具有保持和计数两种逻辑功能，由T端的输入信号控制。T=0，不计数(保持状态)；T=1，开始计数。因此，T触发器也称为可控计数触发器。
表3 T触发器真值表
图6 T触发器时序图
